CMOS模拟集成电路版图设计与验证：基于Cadence IC 6.1.7 CMOS模拟集成电路

“十四五”时期国家重点出版物出版专项规划项目 半导体与集成电路关键技术丛书。聚焦CMOS模拟集成电路版图设计核心痛点，立足行业主流工具Cadence IC 6.1.7，打造“理论+实操+验证”三位一体的实战指南，兼顾入门易读性与工程实用性，助力读者快速打通“设计理念→软件操作→版图验证”的全流程。无论是电子信息、微电子、集成电路等专业的高校学生，还是刚步入IC行业、需要快速掌握Cadence工具的新人工程师，亦或是希望提升版图设计效率、优化验证流程的资深从业者，都能从本书中获取精准的知识与实操指导，既是入门启蒙的工具书，也是工程实践的参考书，助力读者快速成长为符合行业需求的模拟版图设计人才。

模拟集成电路版图设计是模拟集成电路设计的重要环节，涉及版图设计、验证及EDA工具等方面。本书以模拟集成电路版图设计与验证的EDA工具为对象，详细介绍了Cadence IC 6.1.7版图设计工具与Siemens EDA Calibre版图验证工具，之后讨论了Calibre DRC、LVS规则的基本语法，同时展示了模拟集成电路版图设计、验证的基本流程，最后以运算放大器作为实例，分析了版图规划、布局及布线的基本方法。
本书通过结合工具和设计实践，由浅入深，使读者深刻了解CMOS模拟集成电路版图EDA工具的操作和基本流程，对于进行CMOS模拟集成电路版图学习的高年级本科生，研究生，以及本领域的工程师，都具有较好的参考意义。

陈铖颖，男，厦门理工学院教授，作为科研骨干和项目负责人参与了中科院知识创新工程“C/L双波段卫星导航系统”，“ 16bit 300K sigma-delta AD模数转换器” 、02国家重大专项“面向FPGA芯片的抗辐照加固技术研究 ”和“0.35um SOI工艺单元库建设”、中科院知识创新重大专项“多传感器集成与节点核心芯片研发”、863课题“面向医用集成电路的极低功耗数字信号处理器及电路实现关键技术研究 ”、“磁隧道结生物传感器检测技术研究 ”及973课题“基于碳纳米管的无掺杂高性能CMOS器件和集成电路研究”等多次科研项目的研究与设计工作，取得多项成果。近年来发表文章16篇，申请国内外专利13项，其中已授权专利6项，出版专业书籍3本。具有扎实的理论基础、丰富的模拟集成电路设计经验及项目组织协调能力，在半导体工艺、电路设计开发领域积累了丰富的经验和学术研究成果。

前言
第1章　Cadence Virtuoso 6.1.7版图设计工具1
1.1　Cadence Virtuoso 6.1.7介绍1
1.1.1　Cadence Virtuoso 6.1.7 CIW界面介绍2
1.1.2　Cadence Virtuoso 6.1.7 Library Manager界面介绍7
1.1.3　Cadence Virtuoso 6.1.7 Library Path Editor操作介绍25
1.1.4　Cadence Virtuoso 6.1.7 Layout Editor界面介绍35
1.2　Virtuoso 基本操作63
1.2.1　创建圆形63
1.2.2　创建矩形63
1.2.3　创建路径65
1.2.4　创建标识名66
1.2.5　调用器件和阵列67
1.2.6　创建接触孔和通孔69
1.2.7　创建环形图形71
1.2.8　移动命令71
1.2.9　复制命令72
1.2.10　拉伸命令74
1.2.11　删除命令75
1.2.12　合并命令75
1.2.13　改变层次关系命令76
1.2.14　切割命令78
1.2.15　旋转命令79
1.2.16　属性命令79
1.2.17　分离命令81
1.2.18　改变形状命令82
1.2.19　版图层扩缩命令83
1.3　基于Layout XL的版图设计方法83
第2章　Siemens EDA Calibre版图验证工具92
2.1　Siemens EDA Calibre版图验证工具简介92
2.2　Siemens EDA Calibre版图验证工具调用92
2.2.1　采用内嵌Virtuoso Layout Editor工具启动92
2.2.2　采用Calibre图形界面启动95
2.2.3　采用Calibre View（查看器）启动95
2.3　Siemens EDA Calibre nmDRC验证97
2.3.1　Calibre nmDRC验证简介97
2.3.2　Calibre nmDRC界面介绍100
2.3.3　Calibre nmDRC验证流程举例106
2.4　Siemens EDA Calibre nmLVS验证115
2.4.1　Calibre nmLVS验证简介115
2.4.2　Calibre nmLVS界面介绍116
2.4.3　Calibre nmLVS验证流程举例127
2.5　Siemens EDA Calibre寄生参数提取（PEX） 136
2.5.1　Calibre PEX简介136
2.5.2　Calibre PEX界面介绍137
2.5.3　Calibre PEX流程举例147
第3章　Siemens EDA Calibre验证规则文件设计153
3.1　基本概念153
3.2　DRC基础160
3.3　尺寸规则检查172
3.4　基于多边形的规则检查186
3.5　基于边沿和错误的规则检查205
3.6　LVS基础212
3.7　建立连接关系215
3.8　器件检查224
第4章　CMOS模拟集成电路版图设计与验证流程229
4.1　设计环境准备229
4.2　单级跨导放大器电路的建立和前仿真234
4.3　跨导放大器版图设计245
4.4　跨导放大器版图验证与参数提取256
4.5　跨导放大器电路后仿真271
4.6　输入输出单元环设计277
4.7　主体电路版图与输入输出单元环的连接285
4.8　导出GDSⅡ文件289
第5章　运算放大器版图设计293
5.1　运算放大器基础293
5.2　运算放大器的基本特性和分类294
5.2.1　运算放大器的基本特性294
5.2.2　运算放大器性能参数295
5.2.3　运算放大器的分类300
5.3　单级折叠式共源共栅运放的版图设计306
5.4　两级全差分密勒补偿运放的版图设计310
5.5　电容—电压转换电路版图设计316

进入后摩尔时代，CMOS（互补金属氧化物半导体）工艺仍是模拟、数字集成电路的主流工艺，其向着纳米级节点继续发展。作为集成电路最为经典的设计形式，CMOS模拟电路在当今快速发展的技术革新中依然占据着不可动摇的地位。而其中的模拟集成电路版图设计与验证，又是电路设计到物理实现的关键环节。本书依托Cadence IC 6.1.7版图设计工具和Siemens EDA Calibre版图验证工具，向读者介绍二者的界面和操作方法，并结合实例展示完整的设计、验证流程。
本书内容主要分为4部分，共5章内容：
第1章首先介绍Cadence IC 6.1.7版图设计工具的界面及基本操作方法，之后讨论了基于互连的高阶Layout XL版图设计工具。
第2、3章讨论了Siemens EDA Calibre物理验证工具界面及验证方法，并对DRC、LVS规则语法定义进行了详尽的分析。
第4章以一个运算放大器作为实例讲解了完整的CMOS模拟集成电路版图设计、验证及后仿真流程。
第5章介绍了典型运算放大器的版图规划、布局及设计规范。
本书内容详尽丰富，具有较强的理论性，由厦门理工学院光电与通信工程学院陈铖颖教授主持编写，天津大学叶茂副教授、中国电子科技集团公司第四十七研究所范军高级工程师与北京理工大学王兴华副教授参与编写。第1~3章由陈铖颖编写，叶茂完成了第4章内容的编写，范军和王兴华共同完成了第5章内容的编写工作。
由于本书涉及器件、电路、版图设计等多个方面，受时间和编者水平限制，书中内容难免存在不足和局限，恳请读者批评指正。