《EDA技术实用教程：Verilog HDL版（第6版）》根据课堂教学和实验操作的要求，以提高实际工程设计能力为目的，深入浅出地对EDA技术、Verilog HDL硬件描述语言、FPGA开发应用及相关知识做了系统和完整的介绍，使读者通过《EDA技术实用教程：Verilog HDL版（第6版）》的学习并完成推荐的实验，能初步了解和掌握EDA的基本内容及实用技术。
《EDA技术实用教程：Verilog HDL版（第6版）》包括EDA的基本知识、常用EDA工具的使用方法和目标器件的结构原理、以向导形式和实例为主的方法介绍的多种不同的设计输入方法、对Verilog的设计优化以及基于EDA技术的典型设计项目。各章都安排了习题或针对性较强的实验与设计。书中列举的大部分Verilog设计实例和实验示例实现的EDA工具平台是Quartus 11 13.1／16.1，硬件平台是Cyclone 4E／LP系列FPGA，并在EDA实验系统上通过了硬件测试。
《EDA技术实用教程：Verilog HDL版（第6版）》可作为高等院校电子工程、通信、工业自动化、计算机应用技术、电子对抗、仪器仪表、数字信号或图像处理等学科的本科生或研究生的电子设计、EDA技术课程和Verilog HDL硬件描述语言的教材及实验指导书，同时也可作为相关专业技术人员的自学参考书。
- 入门困难：系统讲解EDA基础知识与设计流程，帮助零基础读者快速建立整体认知框架。
- 语法困惑：深入解析Verilog HDL语法及常用语句，配合实例演示，消除语言学习障碍。
- 实践不足：提供大量基于Quartus和Cyclone 4E/10LP的完整设计项目，强化动手能力。
- 进阶迷茫：涵盖组合与时序电路、宏功能模块及MCU片上系统，指引从基础到高阶的进阶路径。
- 工具生疏：详细说明Quartus工具链使用方法，从输入到下载全流程实操指导。
★★★
中级
入门初级中级进阶高级
- 电子工程专业学生：作为EDA技术课程教材，系统学习数字系统设计核心技能。
- 通信与自动化从业者：掌握FPGA开发流程，提升嵌入式系统设计能力。
- 硬件工程师：通过实例学习Verilog与Quartus，加速项目开发效率。
- 自学者：结构清晰、实例丰富，适合自主钻研EDA技术。
- 基础先行：先精读第1-2章，理解EDA流程和FPGA结构，奠定理论基础。
- 重点突破：第3-5章是核心，需反复练习Verilog设计实例，掌握语法与设计方法。
- 实践强化：每章实验务必上机完成，结合Quartus仿真验证，提升实操能力。
- 项目整合：学完第7章后，尝试独立完成一个片上系统设计，融会贯通所学知识。
- 理论体系：全面掌握EDA技术原理、设计流程及FPGA/CPLD结构。
- 语言能力：熟练运用Verilog HDL进行数字电路建模与描述。
- 工具技能：精通Quartus软件从设计输入到下载验证的全流程操作。
- 工程思维：通过典型项目培养自顶向下的设计方法和问题解决能力。
- 实战经验：积累多个可复用的设计模块，为后续开发提供参考。
📖 书籍简介
内容简介
目录
第1章 EDA技术概述
1．1 EDA技术及其发展
1．2 EDA技术实现目标
1．3 硬件描述语言
1．4 HDL综合
1．5 自顶向下的设计技术
1．6 EDA技术的优势
1．7 ：EDA设计流程
1．7．1 设计输入（原理图／HDL文本编辑）
1．7．2 综合
1．7．3 适配
1．7．4 时序仿真与功能仿真、静态时序分析
1．7．5 编程下载
1．7．6 硬件测试
1．8 ASIC及其设计流程
1．8．1 ASIC设计简介
1．8．2 ASIC设计一般流程简述
1．9 常用EDA工具
1．9．1 设计输入编辑器
1．9．2 HDL综合器
1．9．3 仿真器与时序分析器
1．9．4 适配器
1．9．5 下载器
1．10 Quartus概述
1．11 IP核
1．12 EDA技术发展趋势管窥
习题
第2章 FPGA与CPLD的结构原理
2．1 PLD概述
2．1．1 PLD的发展历程
2．1．2 PLD分类
2．2 简单PLD结构原理
2．2．1 逻辑元件符号表示
2．2．2 PROM结构原理
2．2．3 PLA结构原理
2．2．4 PAL结构原理
2．2．5 GAL结构原理
2．3 CPLD的结构原理
2．4 FPGA的结构原理
2．4．1 查找表逻辑结构
2．4．2 Cyclone 4E／10LP系列器件的结构
2．4．3 Cyclone 10GX系列器件的结构
2．4．4 内嵌Flash的FPGA器件
2．5 硬件测试
2．5．1 内部逻辑测试
2．5．2 JTAG边界扫描
2．6 PLD产品概述
2．6．1 Intel（原Altera）公司的PLD器件
2．6．2 Lattice公司的PLD器件
2．6．3 Xilinx公司的PLD器件
2．6．4 MicroChip（原MicroSemi）公司的PLD器件
2．6．5 Intel公司的FPGA配置方式与配置器件
2．6．6 国产FPGA器件
2．7 CPLD／FPGA的编程与配置
2．7．1 CPLD在系统编程
2．7．2 FPGA配置方式
2．7．3 FPGA专用配置器件
2．7．4 使用单片机配置FPGA
习题
第3章 组合电路的Verilog设计
3．1 半加器电路的Verilog描述
3．2 多路选择器的Verilog描述
3．2．1 4选1多路选择器及case语句表述方式
3．2．2 4选1多路选择器及assign语句表述方式
3．2．3 4选l多路选择器及条件赋值语句表述方式
3．2．4 4选l多路选择器及条件语句表述方式
3．3 Verilog加法器设计
3．3．1 全加器设计及例化语句应用
3．3．2 8位加法器设计及算术操作符应用
3．3．3 算术运算操作符
3．3．4 BCD码加法器设计
3．4 组合逻辑乘法器设计
3．4．1 参数定义关键词parameter和localparam
3．4．2 整数型寄存器类型定义
3．4．3 for语句用法
3．4．4 移位操作符及其用法
3．4．5 两则乘法器设计示例
3．4．6 repeat语句用法
3．4．7 while语句用法
3．4．8 parameter的参数传递功能
3．5 RTL概念
习题
……
第4章 时序仿真与硬件实现
第5章 时序电路的Verilog设计
第6章 宏功能模块应用及相关语法
第7章 MCU与FPGA片上系统开发
第8章 Verilog HDL深入
第9章 Verilog Test Bench仿真与时序分析
第10章 Verilog状态机设计技术
第11章 16位CPU创新设计
第12章 Verilog知识拾遗
附录 EDA开发系统及相关软硬件
参考文献
1．1 EDA技术及其发展
1．2 EDA技术实现目标
1．3 硬件描述语言
1．4 HDL综合
1．5 自顶向下的设计技术
1．6 EDA技术的优势
1．7 ：EDA设计流程
1．7．1 设计输入（原理图／HDL文本编辑）
1．7．2 综合
1．7．3 适配
1．7．4 时序仿真与功能仿真、静态时序分析
1．7．5 编程下载
1．7．6 硬件测试
1．8 ASIC及其设计流程
1．8．1 ASIC设计简介
1．8．2 ASIC设计一般流程简述
1．9 常用EDA工具
1．9．1 设计输入编辑器
1．9．2 HDL综合器
1．9．3 仿真器与时序分析器
1．9．4 适配器
1．9．5 下载器
1．10 Quartus概述
1．11 IP核
1．12 EDA技术发展趋势管窥
习题
第2章 FPGA与CPLD的结构原理
2．1 PLD概述
2．1．1 PLD的发展历程
2．1．2 PLD分类
2．2 简单PLD结构原理
2．2．1 逻辑元件符号表示
2．2．2 PROM结构原理
2．2．3 PLA结构原理
2．2．4 PAL结构原理
2．2．5 GAL结构原理
2．3 CPLD的结构原理
2．4 FPGA的结构原理
2．4．1 查找表逻辑结构
2．4．2 Cyclone 4E／10LP系列器件的结构
2．4．3 Cyclone 10GX系列器件的结构
2．4．4 内嵌Flash的FPGA器件
2．5 硬件测试
2．5．1 内部逻辑测试
2．5．2 JTAG边界扫描
2．6 PLD产品概述
2．6．1 Intel（原Altera）公司的PLD器件
2．6．2 Lattice公司的PLD器件
2．6．3 Xilinx公司的PLD器件
2．6．4 MicroChip（原MicroSemi）公司的PLD器件
2．6．5 Intel公司的FPGA配置方式与配置器件
2．6．6 国产FPGA器件
2．7 CPLD／FPGA的编程与配置
2．7．1 CPLD在系统编程
2．7．2 FPGA配置方式
2．7．3 FPGA专用配置器件
2．7．4 使用单片机配置FPGA
习题
第3章 组合电路的Verilog设计
3．1 半加器电路的Verilog描述
3．2 多路选择器的Verilog描述
3．2．1 4选1多路选择器及case语句表述方式
3．2．2 4选1多路选择器及assign语句表述方式
3．2．3 4选l多路选择器及条件赋值语句表述方式
3．2．4 4选l多路选择器及条件语句表述方式
3．3 Verilog加法器设计
3．3．1 全加器设计及例化语句应用
3．3．2 8位加法器设计及算术操作符应用
3．3．3 算术运算操作符
3．3．4 BCD码加法器设计
3．4 组合逻辑乘法器设计
3．4．1 参数定义关键词parameter和localparam
3．4．2 整数型寄存器类型定义
3．4．3 for语句用法
3．4．4 移位操作符及其用法
3．4．5 两则乘法器设计示例
3．4．6 repeat语句用法
3．4．7 while语句用法
3．4．8 parameter的参数传递功能
3．5 RTL概念
习题
……
第4章 时序仿真与硬件实现
第5章 时序电路的Verilog设计
第6章 宏功能模块应用及相关语法
第7章 MCU与FPGA片上系统开发
第8章 Verilog HDL深入
第9章 Verilog Test Bench仿真与时序分析
第10章 Verilog状态机设计技术
第11章 16位CPU创新设计
第12章 Verilog知识拾遗
附录 EDA开发系统及相关软硬件
参考文献
📑 章节目录
- EDA技术概述
- FPGA与CPLD的结构原理
- 组合电路的Verilog设计
- 时序仿真与硬件实现
- 时序电路的Verilog设计
- 宏功能模块应用及相关语法
- MCU与FPGA片上系统开发
- Verilog设计优化技巧
- 典型EDA设计项目实战
- Quartus工具高级应用
- FPGA配置与下载技术
- 综合实验与课程设计
